AND Gate in Verilog

module and_code(
    input input_a,
    input input_b,
    output output_c
    );

assign output_c = input_a & input_b ;

endmodule